机读格式显示(MARC)
- 000 01112nam0 2200241 450
- 010 __ |a 978-7-121-35614-8 |d CNY58.00
- 100 __ |a 20190115d2019 em y0chiy50 ea
- 200 __ |a 数字系统设计与Verilog HDL |f 王金明编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2019
- 215 __ |a X, 398页 |c 图 |d 26cm
- 330 __ |a 本书根据EDA课程教学要求,以提高数字系统设计能力为目的,系统阐述FPGA数字系统开发的相关知识,主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以QuartusPrime、ModelSim软件为平台,以Verilog-1995和Verilog-2001语言标准为依据,以可综合的设计为重点,通过大量经过验证的数字设计实例,阐述数字系统设计的方法与技术,由浅入深地介绍Verilog工程开发的知识与技能。本书着眼于实用,紧密联系教学实际,实例丰富。全书深入浅出,概念清晰,语言流畅。
- 801 __ |a CN |b 可知 |c 20221117
- 856 __ |u https://www.keledge.com/wrap/details/book?id=17039964
- 905 __ |a YKLG |d TP271/23=7-1
- 906 __ |a 600001900 |b 00010 |c TP271/23=7 |d 600001900 |g 58