机读格式显示(MARC)
- 000 00987nam0 2200253 450
- 010 __ |a 978-7-121-45725-8 |d CNY125.00
- 092 __ |b bwz2325kj-000519
- 100 __ |a 20230720d2023 em y0chiy50 ea
- 200 1_ |a AMD FPGA设计优化宝典 |e 面向Vivado/system Verilog |f 高亚军编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2023-07-01
- 330 __ |a 本书以Xilinx公司 7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础,介绍了与之匹配的RTL代码风格(采用SytemVerilog语言)和基于Vivado的设计分析方法。全书共10章内容,包括了时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出和布线拥塞的优化方法。
- 333 __ |a 高等院校电子工程专业师生,FPGA工程师
- 801 _0 |a CN |b 百万庄 |c 20230720